- 2024-11-23 - 行业知识
下图是用于N=二-四分频比的电路，常用双D-FF或双JK-FF器材来构成，分频比n>
下图是用于N=二-四分频比的电路，常用双D-FF或双JK-FF器材来构成，分频比n4的电路，则常选用计数器（如可预置计数器）来完成更便利，一般无需再用单个FF来组合。
下图的分频电路输出占空比均为50%，可用D-FF，也可用JK-FF来组成，用JK-FF构成分频电路简单完成并行式同步作业，因此适合于较高频的运用场合。而FF中的引脚R、S(P)等引脚假如不运用，则有必要按其功用要求衔接到非有用电平的电源或地线上。
图2是3分频电路，用JK-FF完成3分频很便利，不需求附加任何逻辑电路就能完成同步计数分频。但用D-FF完成3分频时，有必要附加译码
，如图2所示的译码复位电路，强制计数状况返回到初始全零状况，便是用NOR门电路把Q2，Q1=“11
”的状况译码发生“H”电平复位脉冲，逼迫FF1和FF2一起瞬间（鄙人一时钟输入Fi的脉冲到来之前）复零，所以Q2，Q1=“11
”状况仅瞬间作为“毛刺”存在而不影响分频的周期，这种“毛刺”仅在Q1中存在，有用中可能会形成过错，应当附加时钟同步电路或阻容
来滤除，或许仅运用Q2作为输出。D-FF的3分频，还可以用AND门对Q2，Q1译码来完成返回复零。
图3是可逆、可预置计数器CD4029构成的恣意N分频减法计数电路，U/D接“L”电平进行减法计数，B/D接“L”电平按BCD输出码进行计数，低位的Co进位到高位的C
输入进行进位计数，按BCD计数衔接可完成0-299分频，按二进制衔接（B/D）端连到V
上）可完成0-8192分频，分频比N值是由并行预置输入端P3-P0所加的数字电平来决议的，可在上述范围内恣意设置。
该电路每逢各级CD4029均计数到全零状况时，各级的Co=“L”电平，经过3输入NOR门译码就在PE端呈现正脉冲（tw宽），将各级预置设定数字（图示123）并行置入内部，再开端新的计数循环，PE端呈现的瞬变脉冲便是分频后的输出信号，其周期是计数时钟CLK（即fin）周期的N倍，脉宽tw是由计数器延迟时间和NOR门延时之和来决议的，用CD4029和CD4025（三NOR）状况大约tw=0.9us（V
=5V时），若需求更宽的脉冲分频输出，可以正常的运用单稳延时电路如CD4528/4538来作守时展宽。还有